MIPI DSI (Display Serial Interface) ist eine von der MIPI Alliance entwickelte serielle Hochgeschwindigkeitsschnittstelle zur Verbindung von Prozessoren mit Displays. Ursprünglich für Mobilgeräte wie Smartphones und Tablets konzipiert, ist sie heute auch in Embedded- und Industriesystemen weit verbreitet. MIPI DSI arbeitet auf der physikalischen Schicht MIPI D-PHY, deren differenzielle Signalübertragung mit niedriger Spannung und geringem Signalhub (ein anderer Standard als LVDS) hohe Datenraten bei geringem Stromverbrauch erreicht und Auflösungen bis Full HD und darüber unterstützt.
Im Vergleich zu älteren Schnittstellen (RGB, LVDS) benötigt MIPI DSI weniger Leitungen, was flachere Designs und eine einfachere Integration ermöglicht. Die Daten werden über 1 bis 4 Datenlanes plus eine Takt-Lane übertragen; es stehen mehrere Übertragungsmodi (Burst, Non-Burst) zur Verfügung, und erweiterte Funktionen wie die Steuerung der Hintergrundbeleuchtung und Reset werden unterstützt. MIPI DSI hat sich zur bevorzugten Schnittstelle für moderne Displays mit hoher Pixeldichte entwickelt.
Wie funktioniert MIPI DSI?
MIPI DSI arbeitet auf der physikalischen Schicht MIPI D-PHY: eine Takt-Lane und eine bis vier Datenlanes, jeweils als differenzielles Paar. Im High-Speed-Modus übertragen die Lanes Videodaten mit Hunderten Megabit bis zu einigen Gigabit pro Sekunde je Lane, mittels differenzieller Signalübertragung mit geringem Signalhub; im Low-Power-Modus wechseln sie zu einer langsameren, massebezogenen (Single-Ended-)Signalübertragung, über die der Host Befehle sendet und Register ausliest.
Ein DSI-Display arbeitet in einem von zwei Modi. Im Video-Modus überträgt der Host die Pixel kontinuierlich als Datenstrom, ähnlich wie bei einer RGB-Schnittstelle. Im Command-Modus verfügt das Panel über einen eigenen Bildspeicher, und der Host sendet nur Aktualisierungen – das spart Energie, wenn das Bild überwiegend statisch ist. Bevor etwas auf dem Bildschirm erscheint, benötigt das Panel in der Regel eine Initialisierungssequenz aus DCS-Befehlen vom Host – siehe Display-Initialisierung.
MIPI DSI vs. LVDS und RGB
| MIPI DSI | LVDS | Paralleles RGB | |
|---|---|---|---|
| Leitungen | 1–4 Datenlanes + Takt-Lane (bis zu 10 Leitungen) | 4–5 Paare pro Kanal | Bis zu 28 Leitungen (24-Bit-Daten + Steuersignale) |
| Typische Auflösungen | Von kleinen Displays bis Full HD und darüber | Bis Full HD (Dual Channel) | Typisch bis etwa 1280×800 |
| Verbindungslänge | Kurz – auf der Platine oder per Flexkabel | Längere Kabelwege möglich | Kurz |
| Typischer Host | Mobile und Embedded-SoCs | Industrieprozessoren, PCs | Mikrocontroller und SoCs |
Worauf bei der Auswahl eines MIPI-DSI-Displays zu achten ist
- Anzahl der Lanes und maximale Datenrate pro Lane, die sowohl der Prozessor als auch das Panel unterstützen.
- Video- oder Command-Modus und ob das Panel eine Initialisierungssequenz vom Host benötigt.
- Die D-PHY-Version des Hosts – ältere Prozessoren begrenzen die Datenrate pro Lane.
- Länge und Führung des Flexkabels – DSI ist für kurze Verbindungen ausgelegt; für größere Entfernungen kann eine Bridge auf LVDS oder eDP erforderlich sein.
- Treiberunterstützung im Betriebssystem, z. B. ein Linux-Panel-Treiber für den verwendeten Display-Controller.
