Le MIPI DSI (Display Serial Interface) est une interface série haut débit développée par la MIPI Alliance pour relier les processeurs aux écrans. Conçue à l’origine pour les appareils mobiles tels que les smartphones et les tablettes, elle est aujourd’hui largement adoptée dans les systèmes embarqués et industriels. Le MIPI DSI s’appuie sur la couche physique MIPI D-PHY, dont la signalisation différentielle basse tension à faible excursion (une norme distincte du LVDS) atteint des débits élevés avec une faible consommation, ce qui permet de prendre en charge des résolutions jusqu’au Full HD et au-delà.
Par rapport aux interfaces plus anciennes (RGB, LVDS), le MIPI DSI nécessite moins de conducteurs, ce qui permet des conceptions plus fines et une intégration plus simple. Les données sont transmises sur 1 à 4 voies de données plus une voie d’horloge, avec plusieurs modes de transmission (Burst, Non-Burst) et la prise en charge de fonctions avancées telles que la commande du rétroéclairage et la réinitialisation. Il est devenu l’interface privilégiée des écrans modernes à haute densité de pixels.
Comment fonctionne le MIPI DSI ?
Le MIPI DSI repose sur la couche physique MIPI D-PHY : une voie d’horloge et une à quatre voies de données, chacune constituée d’une paire différentielle. En mode haute vitesse, les voies transportent les données vidéo à un débit allant de plusieurs centaines de mégabits à quelques gigabits par seconde et par voie, en signalisation différentielle à faible excursion ; en mode basse consommation, elles passent à une signalisation asymétrique (single-ended) plus lente, que l’hôte utilise pour envoyer des commandes et relire des registres.
Un écran DSI fonctionne selon l’un de deux modes. En mode vidéo, l’hôte transmet les pixels en continu, un peu comme une interface RGB. En mode commande, la dalle dispose de sa propre mémoire d’image et l’hôte n’envoie que les mises à jour, ce qui économise de l’énergie lorsque l’image est essentiellement statique. Avant que quoi que ce soit n’apparaisse à l’écran, la dalle nécessite généralement une séquence d’initialisation composée de commandes DCS envoyées par l’hôte – voir initialisation de l’écran.
MIPI DSI, LVDS ou RGB ?
| MIPI DSI | LVDS | RGB parallèle | |
|---|---|---|---|
| Lignes | 1–4 voies de données + voie d’horloge (jusqu’à 10 conducteurs) | 4–5 paires par canal | Jusqu’à 28 conducteurs (données 24 bits + contrôle) |
| Résolutions typiques | Des petits écrans jusqu’au Full HD et au-delà | Jusqu’au Full HD (double canal) | Généralement jusqu’à environ 1280×800 |
| Longueur de liaison | Courte – sur carte ou par nappe flexible | Câbles plus longs possibles | Courte |
| Hôte typique | SoC mobiles et embarqués | Processeurs industriels, PC | Microcontrôleurs et SoC |
Points à vérifier lors du choix d’un écran MIPI DSI
- Nombre de voies et débit maximal par voie pris en charge à la fois par le processeur et par la dalle.
- Mode vidéo ou mode commande, et nécessité éventuelle d’une séquence d’initialisation envoyée par l’hôte.
- Version D-PHY de l’hôte – les processeurs plus anciens limitent le débit par voie.
- Longueur et cheminement de la nappe flexible – le DSI est conçu pour des liaisons courtes ; pour de plus longues distances, une passerelle vers le LVDS ou l’eDP peut être nécessaire.
- Prise en charge des pilotes par le système d’exploitation, par exemple un pilote de dalle Linux pour le contrôleur d’écran utilisé.
